• Poděkování
  • Předmluva vydavatele
  • Předmluva
  • 1 FPGA? Co, prosím?
    • 1.1 Programovatelné obvody
    • 1.2 Jaké FPGA?
    • 1.3 Jaký kit vybrat?
  • 2 Základy VHDL
    • 2.1 Proč se učit VHDL?
    • 2.2 Než začneme...
    • 2.3 Úplné základy a nezbytná teorie
    • 2.4 Hello world!
    • 2.5 LUT
    • 2.6 Testování
    • 2.7 Komponenty a signály
    • 2.8 Bit sem, bit tam...
    • 2.9 Typy, operátory a atributy
    • 2.10 Proces
    • 2.11 Hodinové signály a čas
    • 2.12 Klopné obvody, registry a další…
    • 2.13 Funkce, procedury, balíčky
    • 2.14 VHDL 2008
  • 3 Podrobněji o FPGA
    • 3.1 Jak FPGA pracují?
    • 3.2 Piny a jejich přiřazení
    • 3.3 Hodinové signály
    • 3.4 Nahrávání konfigurace do kitu EP2C5
  • 4 Analogový výstup
    • 4.1 PWM
    • 4.2 Pokus: FPGA siréna
  • 5 Paměti
    • 5.1 Obousměrná sběrnice
    • 5.2 Paměti RAM (RWM)
    • 5.3 Paměť ROM
    • 5.4 IP: Hotové paměti
    • 5.5 Pokus: Melodický zvonek
  • 6 Čítače
    • 6.1 Binární čítače
    • 6.2 Speciální čítače
    • 6.3 Problém s přenosem
  • 7 Automaty
    • 7.1 Konečné automaty
    • 7.2 UART
  • 8 Hodinové domény
    • 8.1 Hodinové domény
    • 8.2 UART, druhý díl – přijímač
  • 9 Generátor (pseudo)náhodných čísel
    • 9.1 LFSR
  • 10 IP, OpenCores a hardware s FPGA
    • 10.1 Multicomp
    • 10.2 MiST
    • 10.3 ZX Spectrum Next
    • 10.4 Gameduino
  • 11 OMEN Alpha, tentokrát ve FPGA
  • 12 Generování VGA videosignálu
    • 12.1 VGA teoreticky
    • 12.2 Synchronizace
    • 12.3 R, G, B
    • 12.4 PLL
    • 12.5 Kalkulačka!
    • 12.6 Jednoduchý obrazec
  • 13 Užitečné obvody
    • 13.1 Dekodér pro sedmisegmentovky
    • 13.2 Multiplexní buzení sedmisegmentového displeje
    • 13.3 Generická dělička kmitočtu
    • 13.4 Generátor úvodního signálu RESET
    • 13.5 Debouncer
    • 13.6 Sériové rozhraní SPI
    • 13.7 Rozhraní I2C
    • 13.8 Připojení SD karty
    • 13.9 Generátor parity
    • 13.10 Připojení PS/2
    • 13.11 SDRAM
    • 13.12 HDMI
  • 14 Vlastní mikroprocesor
    • 14.1 Architektura mikroprocesoru
    • 14.2 Přípravné práce
    • 14.3 Mikroprocesor MHRD
  • 15 Stručný úvod do Verilogu
    • 15.1 Syntaktické základy Verilogu
    • 15.2 Datové typy
    • 15.3 Operátory
    • 15.4 Moduly
    • 15.5 Porty
    • 15.6 Příkaz assign
    • 15.7 Blok always
    • 15.8 Testování – blok initial
    • 15.9 Stručné shrnutí základů Verilogu
    • 15.10 Parametrizace modulů
    • 15.11 Blokové instrukce
    • 15.12 A dál?
  • 16 Verilog prakticky
    • 16.1 FORTH a procesor J1
    • 16.2 Implementace procesoru J1 ve Verilogu
    • 16.3 Verilog vs VHDL
  • 17 Doslov
  • 18 Příloha: Kit EP2C5T144
    • 18.1 Mapa obsazených pinů
  • 19 Příloha: Kit OMDAZZ
  • 20 Příloha: VHDL v kostce
    • 20.1 Operátory
    • 20.2 Atributy
    • 20.3 Deklarace
    • 20.4 Rozhodování (resolution)
    • 20.5 Sekvenční příkazy
    • 20.6 Konkurenční příkazy